FPGA Implementation of Rate-Compatible QC-LDPC Code Decoder

机译：速率兼容QC-LDpC码解码器的FpGa实现

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Anton Blad; Oscar Gustafsson;
展开▼
作者单位

展开▼
年度 2014
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. Optimization Techniques for the Efficient Implementation of High-Rate Layered QC-LDPC Decoders [J] . Huang-Chang Lee, Mao-Ruei Li, Jyun-Kai Hu, IEEE transactions on circuits and systems . I , Regular papers . 2017,第2期

机译：高效分层QC-LDPC解码器高效实现的优化技术
2. Implementation of encoder and decoder for LDPC codes based on FPGA [J] . Cheng Kun, Shen Qi, Liao Shengkai, Systems Engineering and Electronics, Journal of . 2019,第4期

机译：基于FPGA的LDPC码编解码器的实现。
3. Implementation of encoder and decoder for LDPC codes based on FPGA [J] . CHENG Kun, SHEN Qi, LlAO Shengkai, 系统工程与电子技术（英文版） . 2019,第004期

机译：基于FPGA的LDPC码编解码器的实现。
4. FPGA implementation of rate-compatible QC-LDPC code decoder [C] . Blad Anton, Gustafsson Oscar 2011 20th European Conference on Circuit Theory and Design . 2011

机译：速率兼容的QC-LDPC码解码器的FPGA实现
5. High-throughput FPGA QC-lDPC decoder architecture for 5G wireless. [D] . Mhaske, Swapnil. 2015

机译：适用于5G无线的高吞吐量FPGA QC-1DPC解码器架构。
6. EDSSA: An Encoder-Decoder Semantic Segmentation Networks Accelerator on OpenCL-Based FPGA Platform [O] . Hongzhi Huang, Yakun Wu, Mengqi Yu, 2020

机译：EDSSA：基于OpenCL的FPGA平台上的编码器 - 解码器语义分段网络加速器
7. FPGA implementation of rate-compatible QC-LDPC code decoder [O] . Blad, Anton, Gustafsson, Oscar 2011

机译：速率兼容QC-LDPC码解码器的FPGA实现

FPGA Implementation of Rate-Compatible QC-LDPC Code Decoder

著录项

引文网络

相似文献

相关主题

期刊订阅